Makefile make的同一目标的多个实例
我正在处理实验室中其他人编写的Makefile,我看到以下内容:Makefile make的同一目标的多个实例,makefile,gnu-make,Makefile,Gnu Make,我正在处理实验室中其他人编写的Makefile,我看到以下内容: include /path/to/Makefile.inc TARGET_A: pre_req_1 pre_req_2 cmd_1; cmd_2; ... 当我查看/path/to/Makefile.inc时,我看到它还包括一个target\u a 与其他先决条件和食谱 这是正常的做法吗?它会起作用吗?你会分别对待这两条规则吗?我们能安全地对哪一个先被考虑做出任何假设吗?这是一种危险的做法,因为知道哪一
include /path/to/Makefile.inc
TARGET_A: pre_req_1 pre_req_2
cmd_1;
cmd_2;
...
当我查看/path/to/Makefile.inc时,我看到它还包括一个target\u a
与其他先决条件和食谱
这是正常的做法吗?它会起作用吗?你会分别对待这两条规则吗?我们能安全地对哪一个先被考虑做出任何假设吗?这是一种危险的做法,因为知道哪一个先被考虑是容易混淆的
如果包含的文件内容在Makefile中,则include将起作用,并且在读取Makefile时将覆盖目标。因此,最后一个目标将得到遵守,而包含文件中的第一个目标将被忽略。这是一种危险的做法,因为知道应用了哪一个目标会让人困惑 如果包含的文件内容在Makefile中,则include将起作用,并且在读取Makefile时将覆盖目标。因此,最后一个目标将被执行,而包含文件中的第一个目标将被忽略