Memory 内存数据总线分解
假设我们有一条32位宽的内存总线连接到网络交换机中的共享内存。现在我想使数据包的存储最大化并行化。我在每个输入端口后放置了一个DMA，这样交换机控制器在一个数据包完全存储之前不会被阻塞。假设每个输入端口的一个数据包为8位。那么，是否可以将内存总线分解为4个8位子内存总线，以使每个DMA可以将一个8位宽的数据包并行地引入相应的内存地址（暂时忽略冲突） 很抱歉问了这么一个奇怪的问题，也很抱歉不太了解计算机的组织和体系结构Memory 内存数据总线分解,memory,switch-statement,dma,Memory,Switch Statement,Dma,假设我们有一条32位宽的内存总线连接到网络交换机中的共享内存。现在我想使数据包的存储最大化并行化。我在每个输入端口后放置了一个DMA，这样交换机控制器在一个数据包完全存储之前不会被阻塞。假设每个输入端口的一个数据包为8位。那么，是否可以将内存总线分解为4个8位子内存总线，以使每个DMA可以将一个8位宽的数据包并行地引入相应的内存地址（暂时忽略冲突） 很抱歉问了这么一个奇怪的问题，也很抱歉不太了解计算机的组织和体系结构