Sdk Vivado逻辑分析仪波形程序
我已经使用Vivado逻辑分析仪好几个月了。相信我，在波形上正确地看到调试信号花了很多时间。我通常在块设计上标记调试信号，然后合成并生成比特流。但有时我可以在调试“FCLK”或有时“ProcessingSystemFCLK”时看到我的时钟，使用（Setup\u debug on synthetic designs）有时我可以在ILA上看到波形的正确转换，有时我只能看到一个直接值，没有任何转换。有时我会出现LUTRAM错误，有时成功生成位流 如果您能告诉我调试信号的正确顺序，以及是首先使用Vivado还是使用SDK对设备进行编程，我们将不胜感激。同时也请您澄清以上几点 非常感谢Sdk Vivado逻辑分析仪波形程序,sdk,xilinx,vivado,Sdk,Xilinx,Vivado,我已经使用Vivado逻辑分析仪好几个月了。相信我，在波形上正确地看到调试信号花了很多时间。我通常在块设计上标记调试信号，然后合成并生成比特流。但有时我可以在调试“FCLK”或有时“ProcessingSystemFCLK”时看到我的时钟，使用（Setup\u debug on synthetic designs）有时我可以在ILA上看到波形的正确转换，有时我只能看到一个直接值，没有任何转换。有时我会出现LUTRAM错误，有时成功生成位流 如果您能告诉我调试信号的正确顺序，以及是首先使用Viva
关于Vivado ILA代码中潜伏着许多bug，我自己也遇到过很多。我在托管IP项目中成功地生成了ILA，并在RTL中手动实例化了它（使用示例项目获得模板）。这样你就可以确定它运行的时钟。如果你得到的时钟不同，我猜这就是为什么你的探测器表现不同的原因 如果您的设备已满，Vivado有时可能会因大型ILA块而导致路由失败。如果重新运行构建，可能会得到不同的结果
就编程而言，使用Vivado或SDK编程并不重要，但硬件管理器仅存在于Vivado中，因此您需要打开它并指向.ltx文件以查看探测（别忘了刷新设备）.你读过吗？这是关于Vivado实验室的。我正在使用Vivado 2014.4。我也读过他们的文档：/