System verilog 警告：（vsim-8634）代码未使用覆盖率选项编译
我试图运行一个UVM模拟，我使用一个C代码来预测输出，但是在运行模拟时我得到了上面提到的警告。 此警告是否会影响测试？ 注意：我没有将C代码的导入文件放在模块中。我把它放在课堂上System verilog 警告：（vsim-8634）代码未使用覆盖率选项编译,system-verilog,uvm,system-verilog-dpi,System Verilog,Uvm,System Verilog Dpi,我试图运行一个UVM模拟，我使用一个C代码来预测输出，但是在运行模拟时我得到了上面提到的警告。 此警告是否会影响测试？ 注意：我没有将C代码的导入文件放在模块中。我把它放在课堂上 import "DPI-C" function void something(); class c; ... endclass 此警告不会影响模拟，很可能与显示的代码无关。您可以键入verror 8634以更好地解释错误消息。此警告不会影响您的模拟，很可能与显示的代码无关。您可以键入verror 8634，以更好地解
import "DPI-C" function void something();
class c;
...
endclass
此警告不会影响模拟，很可能与显示的代码无关。您可以键入
verror 8634verror 8634