System verilog 我想重写一个包含ieee库ieee.std_logic_1164.all的vhdl到系统verilog中，我该怎么做？_System Verilog

System verilog 我想重写一个包含ieee库ieee.std_logic_1164.all的vhdl到系统verilog中，我该怎么做？

system-verilog

System verilog 我想重写一个包含ieee库ieee.std_logic_1164.all的vhdl到系统verilog中，我该怎么做？,system-verilog,System Verilog,我对vhdl和系统verilog一无所知。我必须重新编写包含以下行的vhdl文件： library ieee; use ieee.std_logic_1164.all; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; 我是否必须包含一些符合system verilog标准的类似库？ SystemVerilog中的代码应该是什么样子？SystemVerilog包含了语言中已经内置的所有类型。有关更多信息，请查看上的教程

我对vhdl和系统verilog一无所知。我必须重新编写包含以下行的vhdl文件：

library ieee;
use ieee.std_logic_1164.all;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

我是否必须包含一些符合system verilog标准的类似库？

SystemVerilog中的代码应该是什么样子？

SystemVerilog包含了语言中已经内置的所有类型。有关更多信息，请查看上的教程