Timing 串行输出ADC-最小采集时间

我正在与ADC合作：AD7903-

我不理解与SPI接口可能的最大时钟速度相关的采集时间限制

我使用的VIO是3.3V，理论上最大频率为83.33MHz（最小周期为12ns）。假设我使用80MHz=12.5ns的周期，在三线驱动中，没有忙指示灯

参考计时表（第5页）和计时图（第18页）：

• 12.5ns x 16个时钟周期=200ns
• 10分10秒

即使VIO=2.5V:15ns x 16+15ns=255 ns

---

为什么最小采集时间为290ns？

第3页列出的满标度阶跃最大瞬态响应为290ns。因此，为确保最小失真，采集时间必须为290ns或更大（以便能够正确捕获acq时间中的所有变化，直至全量程变化）

---

除非你能保证最大摆动小于满标度，但这不是一种好的跑步方式，也没有办法判断摆动减少和采集时间减少之间的相关性。

所以以最大速度跑步是没有意义的，对吗？任何低于290/16=18.15ns的速度，因此50-55Mhz的频率在理论上应符合限制条件。所以在这个例子中，如果我不介意降低采样速度的话，40Mhz似乎是个不错的选择？你是说SPI速度吗？仅供参考，可与转换率解耦：将转换时钟置于CNV1或CNV2上。