从Verilog模块（fwrite）写入更多变量（电路内部信号）_Verilog_Simulation

从Verilog模块（fwrite）写入更多变量（电路内部信号）

verilog

从Verilog模块（fwrite）写入更多变量（电路内部信号）,verilog,simulation,Verilog,Simulation,我需要将Verilog模块中的更多变量（电路的内部信号）逐个写入文件中我可以自动编写脚本而不必指定每个信号的名称吗 f=$fopen（“output.txt”，“w”） $fwrite（f，“pc=%d\n”，名称信号）如果要将所有信号写入输出文件，则最好使用$dumpvars写入VCD文件。但是，只要您只需要一组特定的信号，就需要指定所需的信号。我不知道是否可以将Verilog模块的触发器（intern flip-flop）输出逐个写入文件中。我可以自动编写脚本吗？为了实现任何操作的自动化

我需要将Verilog模块中的更多变量（电路的内部信号）逐个写入文件中

我可以自动编写脚本而不必指定每个信号的名称吗

f=$fopen（“output.txt”，“w”）

$fwrite（f，“pc=%d\n”，名称信号）

如果要将所有信号写入输出文件，则最好使用

$dumpvars

写入VCD文件。但是，只要您只需要一组特定的信号，就需要指定所需的信号。

我不知道是否可以将Verilog模块的触发器（intern flip-flop）输出逐个写入文件中。我可以自动编写脚本吗？为了实现任何操作的自动化，您需要提供一种算法，用于识别要写入的信号以及何时写入这些信号。如何识别内部翻转fops？如果这是RTL，那么在合成之前将很困难。