Fatal编程技术网
  • verilog/
  • 从原理图创建verilog代码

从原理图创建verilog代码

verilog

从原理图创建verilog代码,verilog,xilinx,Verilog,Xilinx,我需要根据这个原理图创建一个verilog代码。 到目前为止，我已经： module example1 (X, Y, Z, F); input X, Y, Z; output F; wire w1, w2, w3; nand g0 (X, Y); g1 (X, g0); g2 (Y, g0); g3 (Z, g1, g2); g4 (Z, g2, g3); g5 (g3, g4); endmodule 这几乎是我的第一个verilog代码。

我需要根据这个原理图创建一个verilog代码。 到目前为止，我已经：

module example1 (X, Y, Z, F);
input X, Y, Z;
output F;
wire w1, w2, w3;

nand
    g0 (X, Y);
    g1 (X, g0);
    g2 (Y, g0);
    g3 (Z, g1, g2);
    g4 (Z, g2, g3);
    g5 (g3, g4);

endmodule
这几乎是我的第一个verilog代码。我不知道如何添加电线，或者我是否有正确的电线数量。我看到示意图中有许多导线，但我真的不知道要选择哪根导线。请帮助我改进代码。

g0
是nand门的实例名称；不是输出导线的名称。对于与非门，第一个端口始终是输出，所有其他端口都被视为输入

  • g0（X，Y）应改为
    g0（w0，X，Y）
  • g3（Z，g1，g2）应改为
    g3（w3，Z，w1，w2）
  • 等等
  • g5
    的输出应为
    F
仅供参考：即使有上述更正，您的逻辑也不正确。仔细检查你的连接