Fatal编程技术网
  • verilog/
  • Verilog 为什么在RTL设计中，Ram或FIFO的深度总是地址宽度的2倍？

Verilog 为什么在RTL设计中，Ram或FIFO的深度总是地址宽度的2倍？

verilog

Verilog 为什么在RTL设计中，Ram或FIFO的深度总是地址宽度的2倍？,verilog,Verilog,我看过很多ram和FIFO设计的例子，内存深度总是地址宽度的2倍： parameter addr_width=4; parameter ram_depth=1<< addr_width; 参数addr\u width=4； 参数ram_depth=1我认为您混淆了1

我看过很多ram和FIFO设计的例子，内存深度总是地址宽度的2倍：

parameter addr_width=4;
parameter ram_depth=1<< addr_width;

参数addr\u width=4；

参数ram_depth=1我认为您混淆了
1