在verilog代码中可以有几个supply1网络吗？如果是，是什么意思？_Verilog_System Verilog_Vlsi

在verilog代码中可以有几个supply1网络吗？如果是，是什么意思？

verilog system-verilog

在verilog代码中可以有几个supply1网络吗？如果是，是什么意思？,verilog,system-verilog,vlsi,Verilog,System Verilog,Vlsi,在verilog代码中可以有几个supply1网络吗？如果是，含义是什么？就数字逻辑而言，5V电源和3.3V电源之间没有区别。但为了清晰起见，您可能需要给它们单独的名称，您也可以通过强制某些supply1网络为0来进行简单的低功耗模拟。如果您只关心一个供应1网络，则无法做到这一点。欢迎使用SO，请阅读并编辑您的问题 module inst();

在verilog代码中可以有几个supply1网络吗？如果是，含义是什么？

就数字逻辑而言，5V电源和3.3V电源之间没有区别。但为了清晰起见，您可能需要给它们单独的名称，您也可以通过强制某些supply1网络为0来进行简单的低功耗模拟。如果您只关心一个供应1网络，则无法做到这一点。

欢迎使用SO，请阅读并编辑您的问题

module inst();                                                                                                                                                                                                 
    supply1 sp1;
    supply1 sp2;
    top top1(.p1(sp1));
    top top2(.p1(sp2));
endmodule