Vhdl 有没有办法通过Quartus 13.1中的大学课程VWF监控内部信号的状态？_Vhdl_Fpga_Hdl_Quartus

Vhdl 有没有办法通过Quartus 13.1中的大学课程VWF监控内部信号的状态？

vhdl

Vhdl 有没有办法通过Quartus 13.1中的大学课程VWF监控内部信号的状态？,vhdl,fpga,hdl,quartus,Vhdl,Fpga,Hdl,Quartus,我有一个VHDL有限状态机。我创建了一个类似于类型t_SM_Main的内部类型，即s_Idle、s_Start、s_TX1、s_TX0、s_Cleanup；我还在Quartus内部创建了一个大学程序VWF，用于模拟VHDL代码的响应是否有可能使架构内定义的信号对模拟器可见，而无需使用实体端口映射将其导出？这也会带来问题，因为类型定义需要在端口定义之前另一种说法是，我想知道是否有一种方法可以将实体视为白盒而不是黑盒我使用的Quartus II 64位13.1没有启用任何更新版本的VHDL 更

我有一个VHDL有限状态机。我创建了一个类似于类型t_SM_Main的内部类型，即s_Idle、s_Start、s_TX1、s_TX0、s_Cleanup；我还在Quartus内部创建了一个大学程序VWF，用于模拟VHDL代码的响应

是否有可能使架构内定义的信号对模拟器可见，而无需使用实体端口映射将其导出？这也会带来问题，因为类型定义需要在端口定义之前

另一种说法是，我想知道是否有一种方法可以将实体视为白盒而不是黑盒

我使用的Quartus II 64位13.1没有启用任何更新版本的VHDL

更新

根据，视为变量是更好的选择。是否可以获取大学程序VWF中变量的状态？

在模拟波形编辑器中选择：

编辑>插入节点或总线节点查找器。。。在弹出的新窗口中，将过滤器更改为Design Entry all names default:Pins:all 列出信号并选择要分析的信号。

从

编辑>插入节点或总线>节点查找器拍摄的照片…>将过滤器更改为Design Entry all names>choose signals you want请将其添加为答案，以便我可以在它确实起作用时进行投票/接受。我将在今晚检查+4hrs@Qiu忘了提你了。请添加答案，以便我可以接受并投票。