Fatal编程技术网
  • vhdl/
  • 需要VHDL代码解释（标准逻辑向量）

需要VHDL代码解释（标准逻辑向量）

vhdl

需要VHDL代码解释（标准逻辑向量）,vhdl,fpga,Vhdl,Fpga,1） std\u逻辑\u向量（数据\u宽度-1到0） 在这段代码中，我不理解（-1到0）。我知道这告诉我们它是8位的。但不明白怎么做？例如，（7,0）是不言自明的，例如0,1,2,3,4,5,6,7 2） A_reg（数据宽度-1到1）您应该仔细阅读。它没有说（-1向下到0）。它表示（数据宽度-1向下至0） 因此，如果数据宽度为8，则得到（8-1向下到0），这是您的（7向下到0） 现在是下一个：A_reg（数据宽度-1到1）您应该仔细阅读。它没有说（-1向下到0）。它表示（数据宽度-1向下至0

1） 
std\u逻辑\u向量（数据\u宽度-1到0）

在这段代码中，我不理解（-1到0）。我知道这告诉我们它是8位的。但不明白怎么做？例如，（7,0）是不言自明的，例如0,1,2,3,4,5,6,7

2） 
A_reg（数据宽度-1到1）您应该仔细阅读。它没有说（-1向下到0）。它表示（数据宽度-1向下至0）

因此，如果数据宽度为8，则得到（8-1向下到0），这是您的（7向下到0）




现在是下一个：
A_reg（数据宽度-1到1）您应该仔细阅读。它没有说（-1向下到0）。它表示（数据宽度-1向下至0）

因此，如果数据宽度为8，则得到（8-1向下到0），这是您的（7向下到0）




现在是下一个：
A_reg（数据宽度-1到1）非常感谢。你的解释很清楚，非常感谢。你的解释很清楚。

 A[7][6][5][4][3][2][1][0]
     /  /  /  /  /  /  /|
    /  /  /  /  /  /  / | 
   v  v  v  v  v  v  v  v
 A[7][6][5][4][3][2][1][0]