X86 CPU中是否存在带顺序管线的ROB?

X86 CPU中是否存在带顺序管线的ROB?,x86,arm,cpu,pipeline,cpu-architecture,X86,Arm,Cpu,Pipeline,Cpu Architecture,我们知道,在CPU中存在ROB,它使用无序管道对无序执行的u指令进行重新排序。有人能告诉我在顺序管道的CPU中是否存在ROB吗?如果是,此结构的职责是什么?否,按顺序执行管道可以让指令在按顺序启动后按顺序完成执行(特别是通常允许加载这样做,让静态指令调度帮助隐藏加载延迟)。所有这些都是不需要抢劫的。我认为,仅仅写记分板寄存器就足以实现这一点,即使是让ALU指令和加载无序完成 顺便说一句,拥有一个ROB对于一个可以开始执行无序指令的CPU来说是必要的/值得的/有任何意义的。因此命名为ROB=重新排

我们知道,在CPU中存在ROB,它使用无序管道对无序执行的u指令进行重新排序。有人能告诉我在顺序管道的CPU中是否存在ROB吗?如果是,此结构的职责是什么?

否,按顺序执行管道可以让指令在按顺序启动后按顺序完成执行(特别是通常允许加载这样做,让静态指令调度帮助隐藏加载延迟)。所有这些都是不需要抢劫的。我认为,仅仅写记分板寄存器就足以实现这一点,即使是让ALU指令和加载无序完成

顺便说一句,拥有一个ROB对于一个可以开始执行无序指令的CPU来说是必要的/值得的/有任何意义的。因此命名为ROB=重新排序缓冲区


(微体系结构通常也会跟踪RS/调度程序中尚未执行的指令。ROB跟踪从问题到失效;RS跟踪从问题到执行。这是使用术语,其中“问题”意味着将指令从前端分配到无序后端。有些人称之为“调度”。

否,按顺序执行管道可以让指令在按顺序启动后按顺序完成执行(特别是通常允许加载这样做,让静态指令调度帮助隐藏加载延迟)。所有这些都是不需要抢劫的。我认为,仅仅写记分板寄存器就足以实现这一点,即使是让ALU指令和加载无序完成

顺便说一句,拥有一个ROB对于一个可以开始执行无序指令的CPU来说是必要的/值得的/有任何意义的。因此命名为ROB=重新排序缓冲区


(微体系结构通常也会跟踪RS/调度程序中尚未执行的指令。ROB跟踪从问题到失效;RS跟踪从问题到执行。这是使用术语,其中“问题”意味着将指令从前端分配到无序后端。有些人称之为“调度”。)

我投票将这个问题作为离题题结束,因为这是一个关于CPU设计的问题,而不是计算机编程。我投票将这个问题作为离题结束,因为它是一个关于CPU设计的问题,而不是计算机编程。感谢您的详细回答。所以,作为您的回答,我可以得出结论,Cortex-A8CPU,整合了顺序管道,根本不包含ROB。我知道这可能是一个无关紧要的问题,但如果Cortex-A8是一个有序的CPU,没有ROB,那么它如何容易受到幽灵类型的攻击?@alirezasadeghpour:我不认为任何有序的CPU都容易受到任何形式的幽灵的攻击。他们可以推测性地获取/解码,但不能推测性地执行。未命中命中下命中/未命中缓存下未命中不足以从预测失误的分支生成架构状态中的机密数据相关更改。您是否有证据表明A8易受攻击?如前所述,A8易受SpectreV1(绑定检查旁路)和SpectreV2(分支目标注入)的攻击。然而,我无法在TI AM335x(Cortex-a8 CPU)中实现这些攻击的POC。嗯,也许a8启动内存访问的时间足够早,以至于它在预测失误的条件或间接分支的阴影下留下了一些痕迹,或者Wikipedia关于它的顺序是错误的,或者我关于核心不易受攻击的顺序是错误的。您应该单独询问A8如何特别容易受到Spectre V1和V2的攻击(或者ARM是否错误)。我不知道ARM微体系结构的详细程度;x86是我的主要领域。感谢您的详细回复。所以,作为您的回答,我可以得出结论,Cortex-A8CPU,整合了顺序管道,根本不包含ROB。我知道这可能是一个无关紧要的问题,但如果Cortex-A8是一个有序的CPU,没有ROB,那么它如何容易受到幽灵类型的攻击?@alirezasadeghpour:我不认为任何有序的CPU都容易受到任何形式的幽灵的攻击。他们可以推测性地获取/解码,但不能推测性地执行。未命中命中下命中/未命中缓存下未命中不足以从预测失误的分支生成架构状态中的机密数据相关更改。您是否有证据表明A8易受攻击?如前所述,A8易受SpectreV1(绑定检查旁路)和SpectreV2(分支目标注入)的攻击。然而,我无法在TI AM335x(Cortex-a8 CPU)中实现这些攻击的POC。嗯,也许a8启动内存访问的时间足够早,以至于它在预测失误的条件或间接分支的阴影下留下了一些痕迹,或者Wikipedia关于它的顺序是错误的,或者我关于核心不易受攻击的顺序是错误的。您应该单独询问A8如何特别容易受到Spectre V1和V2的攻击(或者ARM是否错误)。我不知道ARM微体系结构的详细程度;x86是我的主要领域。