Binary 3位二进制数加法器的硬件设计

Binary 3位二进制数加法器的硬件设计,binary,hardware,hardware-design,Binary,Hardware,Hardware Design,我想设计一个二进制全加器来加3个二进制数, 这个加法器的典型单元如下所示 有人能解释下一位为什么有两个进位吗? 关于让我们看看一个特定的公式:0b11+0b11+0b11==0b1001 其示意图如下所示: 加法器0具有以下属性: 正常输入总计最多可达到0b11 携带的输入应始终为0b00 最大输出为0b11(一个进位,一个输出位) 加法器1具有以下属性: 正常输入总计最多可达到0b11 携带的输入可以总计到0b01 最大输出为0b100(两个进位,一个输出位)

我想设计一个二进制全加器来加3个二进制数, 这个加法器的典型单元如下所示

有人能解释下一位为什么有两个进位吗?
关于

让我们看看一个特定的公式:
0b11+0b11+0b11==0b1001

其示意图如下所示:

加法器0具有以下属性:

  • 正常输入总计最多可达到
    0b11
  • 携带的输入应始终为
    0b00
  • 最大输出为
    0b11
    (一个进位,一个输出位)
加法器1具有以下属性:

  • 正常输入总计最多可达到
    0b11
  • 携带的输入可以总计到
    0b01
  • 最大输出为
    0b100
    (两个进位,一个输出位)