Computer science 块传输是如何在不同级别的缓存之间进行的

Computer science 块传输是如何在不同级别的缓存之间进行的,computer-science,cpu-architecture,cpu-cache,Computer Science,Cpu Architecture,Cpu Cache,我试图理解两级缓存(假设L1和L2)之间的块传输,假设L1的块大小为4个字,L2的块大小为16个字,L1和L2之间的数据总线为4个字。如果一级缓存中发生未命中,数据传输将如何进行,所有字是并行传输的(在一级缓存和二级缓存之间),只有一次内存访问(因为数据总线大小等于一级缓存的大小),还是需要4次内存访问才能在一级缓存和二级缓存之间传输4个字。请提供帮助。缓存通常只在整个缓存线级别跟踪存在/不存在。因此,如果L1d需要缓存线中的数据,它将从外部缓存级别获取整个数据。如果总线足够宽,可以在一个周期内

我试图理解两级缓存(假设L1和L2)之间的块传输,假设L1的块大小为4个字,L2的块大小为16个字,L1和L2之间的数据总线为4个字。如果一级缓存中发生未命中,数据传输将如何进行,所有字是并行传输的(在一级缓存和二级缓存之间),只有一次内存访问(因为数据总线大小等于一级缓存的大小),还是需要4次内存访问才能在一级缓存和二级缓存之间传输4个字。请提供帮助。

缓存通常只在整个缓存线级别跟踪存在/不存在。因此,如果L1d需要缓存线中的数据,它将从外部缓存级别获取整个数据。如果总线足够宽,可以在一个周期内完成整个任务,那么是的,它当然会在单个宽传输中传输它。相关:显示了现代Intel CPU中的总线宽度和带宽。好的,这意味着通过4位宽的数据总线传输4个字只需从二级缓存进行一次内存访问,对吗?4位宽?您说过总线有4个字宽,等于缓存线的大小。无论如何,除非另有说明,否则您应该假设在发送整个缓存线之前,数据以每个周期一个总线宽度传输。可能会先发送critical word以实现更快的早期重启(),但会发送整行。二级缓存检索缓存线的延迟也可能超过1个周期。是的,这是4个字宽。对于该错误,很抱歉,这意味着如果一级缓存的块大小为16个字,那么从二级缓存获取一条完整缓存线或将一条完整缓存线从二级缓存传输到一级缓存线将需要近4个周期。非常感谢