ARM GCC错误？使用vldr链代替一个vldmia…；

考虑以下优化函数：

void mat44_multiply_neon(float32x4x4_t& result, const float32x4x4_t& a, const float32x4x4_t& b) {
    // Make sure "a" is mapped to registers in the d0-d15 range,
    // as requested by NEON multiply operations below:
    register float32x4_t a0 asm("q0") = a.val[0];
    register float32x4_t a1 asm("q1") = a.val[1];
    register float32x4_t a2 asm("q2") = a.val[2];
    register float32x4_t a3 asm("q3") = a.val[3];
    asm volatile (
    "\n\t# multiply two matrices...\n\t"
    "# result (%q0,%q1,%q2,%q3)  = first column of B (%q4) * first row of A (q0-q3)\n\t"
    "vmul.f32 %q0, %q4, %e8[0]\n\t"
    "vmul.f32 %q1, %q4, %e9[0]\n\t"
    "vmul.f32 %q2, %q4, %e10[0]\n\t"
    "vmul.f32 %q3, %q4, %e11[0]\n\t"
    "# result (%q0,%q1,%q2,%q3) += second column of B (%q5) * second row of A (q0-q3)\n\t"
    "vmla.f32 %q0, %q5, %e8[1]\n\t"
    "vmla.f32 %q1, %q5, %e9[1]\n\t"
    "vmla.f32 %q2, %q5, %e10[1]\n\t"
    "vmla.f32 %q3, %q5, %e11[1]\n\t"
    "# result (%q0,%q1,%q2,%q3) += third column of B (%q6) * third row of A (q0-q3)\n\t"
    "vmla.f32 %q0, %q6, %f8[0]\n\t"
    "vmla.f32 %q1, %q6, %f9[0]\n\t"
    "vmla.f32 %q2, %q6, %f10[0]\n\t"
    "vmla.f32 %q3, %q6, %f11[0]\n\t"
    "# result (%q0,%q1,%q2,%q3) += last column of B (%q7) * last row of A (q0-q3)\n\t"
    "vmla.f32 %q0, %q7, %f8[1]\n\t"
    "vmla.f32 %q1, %q7, %f9[1]\n\t"
    "vmla.f32 %q2, %q7, %f10[1]\n\t"
    "vmla.f32 %q3, %q7, %f11[1]\n\t\n\t"
    : "=&w"  (result.val[0]), "=&w"  (result.val[1]), "=&w"  (result.val[2]), "=&w" (result.val[3])
    : "w"   (b.val[0]),      "w"   (b.val[1]),      "w"   (b.val[2]),      "w"   (b.val[3]),
      "w"   (a0),            "w"   (a1),            "w"   (a2),            "w"   (a3)
    :
    );
}

为什么GCC 4.5在加载第一个矩阵时会产生这种讨厌的结果：

vldmia  r1, {d0-d1}
vldr    d2, [r1, #16]
vldr    d3, [r1, #24]
vldr    d4, [r1, #32]
vldr    d5, [r1, #40]
vldr    d6, [r1, #48]
vldr    d7, [r1, #56]

…而不仅仅是：

vldmia  r1, {q0-q3}

我使用的选项：

arm-none-eabi-gcc-4.5.1 -x c++ -march=armv7-a -mcpu=cortex-a8 -mfpu=neon -mfloat-abi=softfp -O3 -ffast-math -fgcse-las -funsafe-loop-optimizations -fsee -fomit-frame-pointer -fstrict-aliasing -ftree-vectorize

请注意，使用iPhoneOS提供的编译器会产生相同的结果：

/Developer/Platforms/iPhoneOS.platform/Developer/usr/bin/gcc-4.2 -x c++ -arch armv7 -mcpu=cortex-a8 -mfpu=neon -mfloat-abi=softfp -O3 -ffast-math -fgcse-las -funsafe-loop-optimizations -fsee -fomit-frame-pointer -fstrict-aliasing -ftree-vectorize

简单回答：

GCC编译器目前并不擅长生成ARM代码。如果仔细查看其他代码，您会发现GCC几乎从不安排寄存器，它可以使用多个寄存器加载/存储，除了函数prolog/epilog和inline memcpy等硬编码位置

当涉及到霓虹灯指令的使用时，代码变得更加糟糕。这与NEON单元的工作方式有关：可以将寄存器对视为四字或双DWORD。据我所知，这是GCC支持的体系结构中寄存器使用的一个独特特性。因此，代码生成器并不是在所有情况下都生成最佳代码

---

顺便说一句：当我这么做的时候：GCC不知道在Cortex-A8上使用“自由”桶移位器功能对寄存器调度有重要影响，GCC的理解大部分是错误的。

PPC有一个类似的指令（

ldmw

和

stmw

）在某些体系结构上，它的执行速度实际上比等效的加载/存储系列要慢。显然，您可能需要权衡指令缓存空间或其他因素。您应该在您的目标ARM平台上进行测试，看看gcc是否真的“错了”。

这不适用于您给出的代码段，但在实际的NEON代码中，将vld1拆分为128位或256位块可以产生性能更好的代码。这是因为NEON加载和存储（以及permutes）可以与其他NEON指令双重发出，但双重发出只能发生在多周期指令的第一个或最后一个周期。如果对齐，您可以在1个周期内获得128位加载，在2个周期内获得256位加载。

在ARM Cortex-A8 LDM上，从第三个寄存器开始，以及从上到下，性能更好。。哦，这有助于保持代码的小型化，由于代码缓存的使用量较少，因此具有很好的辅助效果。