Logic 时序电路设计
时序电路有两个输入端x1和x2。代表五取二代码中编码的十进制数字的五位序列不时出现在与第三行上的时钟脉冲同步的行a:。当x2=0时发生，但紧跟在x2=1的一个或多个输入之后的行x1上的每五个连续位可被视为一个码字。单个输出z为0，无效码字的第五位除外。确定上述顺序电路的状态表。 五分之二代码 0=00011 1=00101 2=00110 3=01001 4=01010 5=01100 6=10001 7=10010 8=10100 9=11000 我已经用16个州解决了这个问题。有谁能告诉我，有没有可能把州的数目减少到16个以下Logic 时序电路设计,logic,state-machine,fsm,Logic,State Machine,Fsm,时序电路有两个输入端x1和x2。代表五取二代码中编码的十进制数字的五位序列不时出现在与第三行上的时钟脉冲同步的行a:。当x2=0时发生，但紧跟在x2=1的一个或多个输入之后的行x1上的每五个连续位可被视为一个码字。单个输出z为0，无效码字的第五位除外。确定上述顺序电路的状态表。 五分之二代码 0=00011 1=00101 2=00110 3=01001 4=01010 5=01100 6=10001 7=10010 8=10100 9=11000 我已经用16个州解决了这个问题。有