Memory SandyBridge：当启用/禁用交错时，物理内存如何跨通道映射？

关于在Sandy Bridge处理器上跨通道的内存交错是如何工作的，我有两个低级问题。我已经翻遍了英特尔的技术文档，但仍然找不到答案。你能帮忙吗

现代CPU中的多通道内存控制器跨内存通道将数据条带化。这允许并行执行读写操作，从而提高性能

问题#1:chunck大小的沙桥用于交织的是什么？我发现一些信息表明这是缓存线的大小。另一方面，其他人则认为是这样（至少在较旧的英特尔体系结构中是这样）。是哪一个？你能指出一份英特尔文件吗

某些CPU允许禁用交错。惠普ProLiant和富士通Primergy等高端系统的BIOS设置证实了这一点。关于这一点，我能找到的最接近英特尔的文档是本文的第4.4.4.3节。我已经联系过HP，了解他们的ProLiant在禁用交错时如何工作，但即使在电话会议上，他们也无法回答我的问题

---

问题#2：禁用交错时，内存如何跨通道映射？大概它与备用或镜像模式配置不同。

BIOS文档：（第25页），我没有答案。但我认为第五讲的第48页可能会有助于相关的论坛帖子，在一个链接中发布了唯一的答案，现在被删除了：。