Memory 使用FPGA将Altera DE10标准写入DDR

我需要做一个fpga模块，可以读取和写入ddr内存的DE 10标准fpga板。但我不知道从哪里开始。谁能给我指个正确的方向吗

---

多谢各位

理想情况下，您可以选择为您的主板制作的演示项目，并根据您的需要进行相应的修改

通用方法-从Terasic站点（DE10板的制造商）下载“SystemBuilder”软件。找到你的董事会，打开“资源”部分并下载所需的资料

运行SystemBuilder，选择实例化的所需接口，包括硬处理器系统。Systembuilder将创建一个指定了接点位置的模板项目

在您的项目运行Qsys platform designer中，实例化HPS内核，配置所需的接口（FPGA到HPS SDRAM接口），填写所用SDRAM芯片的设置。我不记得我是否使用过一些“黄金硬件参考设计”项目，但我有必要的数字来配置ddr控制器，以便在其他类型的板（DE10 nano）上使用精确的芯片

运行tcl脚本“hps\u sdram\u p0\u pin\u assignments.tcl”以完成ddr3 sdram pin分配（适用的标准等）。在fpga端，您将有一个内存映射接口，并且您可以像访问静态ram一样访问ddr3，但在控制器断言时尊重等待请求

你很可能会在Terasic网站页面上的“参考资料”部分找到一个大型档案中为你的董事会预先构建的东西

---

在任何情况下，您最好阅读一些有关HPS实例化的教程，这是一个庞大的主题，包括准备在linux之前运行的预加载程序等。

如果您只需要访问ddr，请实例化intel提供的ddr sdram控制器（注意，使用的内存芯片有很多相关选项），并通过avalon mm接口访问它，就像其他外设一样。我不认为您的任务是自己实际实现ddr控制器。我真正需要做的是从FPGA端尽可能快地从ddr3写入和读取数据（如图像）。对于这一点，我如何才能找到解决办法。我以前没有在FPGA设计中使用DDR。您有什么可以推荐的参考资料吗？检查Altera是否有DDR控制器作为现成的IP。不要自己尝试这个。对于这样一个复杂的区块，你需要多年的经验。我不相信业余HDL设计师能设计出那样的块。如果你愿意，你可以试试，但我预测这将花费你很多很多个月的时间。“DE10标准”在fpga端有sdram，在HPS端有ddr3 sdram。您想访问fpga端专用sdram（非ddr）还是连接到硬处理器系统的内存？方法将非常不同。我需要访问HPS端ddr3