Performance AVX512中的128位跨车道操作是否具有更好的性能？
在为AVX256、AVX512和一天AVX1024设计前瞻性算法时，考虑到大SIMD宽度的完全通用置换的潜在实现复杂性/成本，我想知道即使在AVX512中，通常保持128位的隔离操作是否更好 特别是考虑到AVX有128位单元来执行256位操作Performance AVX512中的128位跨车道操作是否具有更好的性能？,performance,x86,intel,avx,avx512,Performance,X86,Intel,Avx,Avx512,在为AVX256、AVX512和一天AVX1024设计前瞻性算法时，考虑到大SIMD宽度的完全通用置换的潜在实现复杂性/成本，我想知道即使在AVX512中，通常保持128位的隔离操作是否更好 特别是考虑到AVX有128位单元来执行256位操作 为此，我想知道，与512bit向量的每个4x128bit子向量中的置换类型操作相比，所有512bit向量中的AVX512置换类型操作是否存在性能差异？通常是的，在通道中，SKX上的延迟仍然较低（1个周期比3个周期），但是通常情况下，不值得花费额外的指令来使
为此，我想知道，与512bit向量的每个4x128bit子向量中的置换类型操作相比，所有512bit向量中的AVX512置换类型操作是否存在性能差异？通常是的，在通道中，SKX上的延迟仍然较低（1个周期比3个周期），但是通常情况下，不值得花费额外的指令来使用它们，而不是强大的过道洗牌。然而，
vpermt2wvprolq-zmm，zmm，32，唯一真正的选择是按什么顺序洗牌。通常从
extractadd\uuum128vpermd/qvpermq z，z，imm8vshufpsvpermilpse、 g.
vshufps-dst，same，same，imm8vpermilps-dst，src，imm8但是，使用向量控件（如
vpermd v，v，v请注意，一些未来的AMD CPU可能会将512b操作分成两个256b操作（或者可能是四个128b操作）。在那里，车道交叉洗牌的费用要高得多。即使Ryzen上的
vperm2f128原始数据 对于Skylake-AVX512（又名Skylake-X、又名SKL-SP或SKX），有（指令吞吐量/延迟）结果，并支持它。Instratx64合并了来自IACA（仅uop计数和端口）的数据，并由Intel以PDF格式发布（吞吐量/延迟），以及来自真实硬件上的真实实验测试（吞吐量/延迟）。检查主Instrat页面以获取更新 指令表中有Knight's Landing Xeon Phi（KNL）的数据，在他的Microach PDF中有一节介绍了基于Silvermont的微体系结构。不幸的是，他还没有SKX测试结果 如果KNL指令的输入来自同一执行单元（例如，shuffle->shuffle），那么与FMA->shuffle相比，KNL指令具有更好的延迟。（参见Agner电子表格顶部的注释）。这就是4-7c延迟数字的含义。一个转置或做一系列洗牌的东西可能会看到大部分的低延迟数。（但是KNL通常具有很高的延迟，这就是它具有4路超读的原因 试图隐藏它们）
SKX:Skylake-AVX512（可能是未来的主流Intel CPU） 所有车道交叉洗牌最多为1UOP、3c延迟和1c吞吐量。但即使是复杂/功能强大的，如双输入
vpermt2psvpshufd-zmm、zmm、imm8vpunpcklqdq-zmm、zmm、zmmvpshufbvpermilpsvmovsldup-ymm，[mem]vmovshdup-ymm，[mem]