Report VHDL和使用'；报告'；陈述

我写的一些VHDL代码出现了一些问题（如果您好奇，请参阅我的另一个问题了解详细信息：）。我需要一些方法来查看我的变量发生了什么。我读到的所有内容似乎都表明我应该能够使用“report”语句来查看一些输出，但我读到的任何内容都没有告诉我在哪里可以看到这些输出

所以我的问题是：

我正在编写VHDL代码并编程Altera DE2 FPGA板。。。我可以使用报告语句获得一些输出吗？如果可以，如何获得？目前我正在使用Altera的Quartus II软件。我试图安装ModelSim，但学生版似乎无法在Windows 7上运行（我甚至无法让安装程序出现……运行安装程序只会留下一个悬而未决的过程）

---

谢谢

报告语句将其输出打印到模拟器的控制台。如果您与Altera合作，您可能希望使用他们提供的ModelSim版本

a := 5;
report "The value of 'a' is " & integer'image(a);

人们还使用波形跟踪来调试代码。但是你也需要你的模拟器

---

您需要找到在Windows 7上安装ModelSim的方法。

报告

打印到模拟器控制台

GUI模式下的Modelsim有一个控制台窗口。如果是控制台模式，那就是erm，反正只是一个控制台

GHDL也只是控制台模式，所以在运行模拟时，它会出现在terminal/CMD窗口中

---

报告

不能做的是从合成代码中打印消息。

Philippe和Martin都为您的问题提供了极好的答案，但我想强调VHDL的一个重要方面。VHDL是一种用于两个完全不同目的的工具

一方面，它是一种用于描述并发系统的行为建模语言。您的模型被编译成可执行文件并在您的计算机上运行。这就是我们所说的模拟器。它使您能够在执行的各种状态下检查模型，并使您在进入下一步：实现之前能够轻松地调试设计

VHDL也被用作描述硬件体系结构的元语言，称为RTL。此描述将转换为体系结构（合成）支持的原语列表，然后放置并路由到物理设备中

---

理解这两种用法之间的差异对于充分利用语言是很重要的。快乐编码

根据您拥有的Windows 7版本，您可能能够使其在XP兼容模式（虚拟机）内运行。