Statistics 如何在Modelsim或Xilinx ISE Project Navigator中测量Verilog模块的计时_Statistics_Timing_Verilog_Xilinx_Modelsim

Statistics 如何在Modelsim或Xilinx ISE Project Navigator中测量Verilog模块的计时

statistics verilog

Statistics 如何在Modelsim或Xilinx ISE Project Navigator中测量Verilog模块的计时,statistics,timing,verilog,xilinx,modelsim,Statistics,Timing,Verilog,Xilinx,Modelsim,我使用半加法器模块设计了一个4位超前进位加法器。然后，我使用函数Verilog描述设计了另一个4位超前进位加法器。第二个应该更快。我如何验证这一点？是否有办法查看模块在Modelsim或Xilinx ISE Project Navigator中的运行速度？要在ISE中获取摘要计时报告，可以运行“实施设计>地点和路线>生成后期地点和路线静态计时”。然后转到“设计总结>详细报告>后PAR静态计时报告” 这将至少向您显示设计中最慢的路径和总体速度。如果您需要更多详细信息，可以查看ISE计时菜单，或查看

我使用半加法器模块设计了一个4位超前进位加法器。然后，我使用函数Verilog描述设计了另一个4位超前进位加法器。第二个应该更快。我如何验证这一点？是否有办法查看模块在Modelsim或Xilinx ISE Project Navigator中的运行速度？

要在ISE中获取摘要计时报告，可以运行“实施设计>地点和路线>生成后期地点和路线静态计时”。然后转到“设计总结>详细报告>后PAR静态计时报告”

这将至少向您显示设计中最慢的路径和总体速度。如果您需要更多详细信息，可以查看ISE计时菜单，或查看“trce”命令行工具。

我在“设计概要”下找不到详细报告。