System verilog 带有实例名称列表的SystemVerilog接口数据类型_System Verilog

System verilog 带有实例名称列表的SystemVerilog接口数据类型

system-verilog

System verilog 带有实例名称列表的SystemVerilog接口数据类型,system-verilog,System Verilog,be_nl_i和xbc_i是接口模块。编译带有实例名称列表的代码示例A 例A be_nl_i be_nl0 (), be_nl1 (); 但是，具有另一个接口数据类型的示例B不会编译例B xbc_i #(.NUM(3)) xbc0 (clk), #(.NUM(3)) xbc0_d1 (clk), #(.NUM(3)) xbc0_d2 (clk); 是否有合适的语法来编译示例B？模块的参数重写不是特定于实例的 xbc_i #(.NUM(3)) xbc0 (clk), xbc0_d1 (clk

be_nl_i

和

xbc_i

是接口模块。编译带有实例名称列表的代码示例A

例A

be_nl_i be_nl0 (), be_nl1 ();

但是，具有另一个接口数据类型的示例B不会编译

例B

xbc_i #(.NUM(3)) xbc0 (clk), #(.NUM(3)) xbc0_d1 (clk), #(.NUM(3)) xbc0_d2 (clk);

是否有合适的语法来编译示例B？

模块的参数重写不是特定于实例的

xbc_i #(.NUM(3)) xbc0 (clk), xbc0_d1 (clk),  xbc0_d2 (clk);

模块的参数重写不是特定于实例的

xbc_i #(.NUM(3)) xbc0 (clk), xbc0_d1 (clk),  xbc0_d2 (clk);

看起来单行声明与模块/接口不匹配。下面的代码应该可以工作

    xbc_i #(.NUM(3)) xbc0 (clk);
    xbc_i #(.NUM(3)) xbc0_d1 (clk); 
    xbc_i #(.NUM(3)) xbc0_d2 (clk);

看起来单行声明与模块/接口不匹配。下面的代码应该可以工作

    xbc_i #(.NUM(3)) xbc0 (clk);
    xbc_i #(.NUM(3)) xbc0_d1 (clk); 
    xbc_i #(.NUM(3)) xbc0_d2 (clk);