模拟Rics-v verilog
我已经编译了我的基准并生成了.hex文件。 在verilog文件中包含.hex文件的位置 我所有的verilog文件都是Top.DefaultVLSIConfig.v和memdessertMemDessert.DeafultVLSIConfig.v，在rocket chip文件夹中 我的操作系统中没有vcs模拟器，我可以使用verilog文件和hex文件在另一个平台上进行模拟吗 海德尔 我的操作系统中没有vcs模拟器模拟Rics-v verilog,verilog,simulation,riscv,Verilog,Simulation,Riscv,我已经编译了我的基准并生成了.hex文件。 在verilog文件中包含.hex文件的位置 我所有的verilog文件都是Top.DefaultVLSIConfig.v和memdessertMemDessert.DeafultVLSIConfig.v，在rocket chip文件夹中 我的操作系统中没有vcs模拟器，我可以使用verilog文件和hex文件在另一个平台上进行模拟吗 海德尔 我的操作系统中没有vcs模拟器 您可以在中使用vcs simulator 2014.12运行代码是的，您可以使
您可以在中使用vcs simulator 2014.12运行代码是的，您可以使用其他平台。在您使用的任何平台上，都需要verilog模拟器。火箭芯片包括使用vcs的verilog线束，因此，如果使用其他模拟器，可能需要更换线束
我建议您使用 这不是一个真正的verilog问题，它是一个依赖于设计的问题，部分是一个工具问题
代码中一定有一些内存定义，您必须将文件引用放入十六进制文件。应该很容易找到它。但是需要安装risc-v verilog模拟器。您要模拟的risc-v的rtl代码在哪里？