在verilog系统中，非连续GoTo重复运算符和重复非连续运算符之间有什么区别？
我目前正在阅读Ashok Mehta的系统Verilog断言教科书。现在我遇到了一个疑问。我无法理解->和=运算符之间的区别。即，非连续转到重复运算符和重复非连续运算符。请解释一下两者的区别。即使我们使用=而不是->，教科书中的计时内容也会相似。请给我解释一下在verilog系统中，非连续GoTo重复运算符和重复非连续运算符之间有什么区别？,verilog,system-verilog,verification,system-verilog-assertions,vlsi,Verilog,System Verilog,Verification,System Verilog Assertions,Vlsi,我目前正在阅读Ashok Mehta的系统Verilog断言教科书。现在我遇到了一个疑问。我无法理解->和=运算符之间的区别。即，非连续转到重复运算符和重复非连续运算符。请解释一下两者的区别。即使我们使用=而不是->，教科书中的计时内容也会相似。请给我解释一下 当一个序列跟随这些重复操作符时，就会产生差异 b[=2] ##1 c 相当于 b[->2] ##1 !b[*0:$] ##1 c 当使用这些操作符时，还有其他的分支被讨论不同之处在于当序列跟随这些重复操作符时 b[=2] ##1
当一个序列跟随这些重复操作符时，就会产生差异
b[=2] ##1 c
b[->2] ##1 !b[*0:$] ##1 c
当使用这些操作符时，还有其他的分支被讨论不同之处在于当序列跟随这些重复操作符时
b[=2] ##1 c
b[->2] ##1 !b[*0:$] ##1 c