Fatal编程技术网
  • verilog/
  • Verilog dpi模拟错误（来自flex的c代码）

Verilog dpi模拟错误（来自flex的c代码）

verilog

Verilog dpi模拟错误（来自flex的c代码）,verilog,system,Verilog,System,我们正在使用flex/bison模拟基于sv的vip生成测试用例。C代码（来自flex）通过DPI链接。C代码在modelsim中使用vlog-work lib tab.C-lfl-ly编译。 生成对象文件。但是没有，所以请归档。 问题是，当我们模拟代码时，它会给出以下错误 # Error (suppressible): (vsim-3197) Load of "/tmp/usr@pc_dpi_6655/linuxpe_gcc-4.7.4/vsim_auto_compile.so" faile

我们正在使用flex/bison模拟基于sv的vip生成测试用例。C代码（来自flex）通过DPI链接。C代码在modelsim中使用vlog-work lib tab.C-lfl-ly编译。 生成对象文件。但是没有，所以请归档。 问题是，当我们模拟代码时，它会给出以下错误

#  Error (suppressible): (vsim-3197) Load of "/tmp/usr@pc_dpi_6655/linuxpe_gcc-4.7.4/vsim_auto_compile.so" failed: /tmp/ramandeep@fpgaaltera_dpi_6655/linuxpe_gcc-4.7.4/vsim_auto_compile.so: undefined symbol: yywrap.
请提供您宝贵的反馈

谢谢。

您需要将链接命令传递给vsim，而不是vlog

vsim -ldflags "-lfl -ly" ...
欢迎来到堆栈溢出。没有任何代码就很难给出建议。请你提供一个例子，这个代码在这种情况下没有帮助。他们没有定义使用Lex/Flex时需要的yywrap（）。手册上有！