数组声明差异verilog_Verilog_System Verilog

数组声明差异verilog

verilog system-verilog

数组声明差异verilog,verilog,system-verilog,Verilog,System Verilog,用这两种方法写作有什么不同有什么显著差异吗 logic array[32]; logic array[0:31]; 非常感谢没有区别。对于未打包的数组声明，[N]相当于[0:N-1] 没有区别。对于未打包的数组声明，[N]相当于[0:N-1] 技术上没有区别，但较低的一个看起来信息量更大技术上没有区别，但较低的一个看起来信息量更大

用这两种方法写作有什么不同

有什么显著差异吗

logic array[32];
logic array[0:31];

非常感谢

没有区别。对于未打包的数组声明，

[N]

相当于

[0:N-1]

没有区别。对于未打包的数组声明，

[N]

相当于

[0:N-1]

技术上没有区别，但较低的一个看起来信息量更大