Verilog 我怎样才能解决这个问题;语法错误,意外'='&引用;问题

Verilog 我怎样才能解决这个问题;语法错误,意外'='&引用;问题,verilog,Verilog,我正在做我的家庭作业,在modelsim上用Verilog编码设计空调,但由于语法错误,它一直无法编译 我使用的是ModelSim体育学生版10.4a module air (rst, power, cooling, dehumidification, ventilation, cl_switch, cl_button, clk, cooler, outdoor_fan, dehumidifier, ventilator, cooling_level); input rst, power, c

我正在做我的家庭作业,在modelsim上用Verilog编码设计空调,但由于语法错误,它一直无法编译

我使用的是ModelSim体育学生版10.4a

module air (rst, power, cooling, dehumidification, ventilation, cl_switch, cl_button, clk, cooler, outdoor_fan, dehumidifier, ventilator, cooling_level);

input rst, power, cooling, dehumidification, ventilation, cl_switch, cl_button, clk;
output reg cooler, outdoor_fan, dehumidifier, ventilator;
output reg [2:0] cooling_level;

parameter OFF = 1'd0;
          ON = 1'd1;
这是错误信息

**错误:(vlog-13069)C:/Modeltech_pe_edu__10.4a/examples/air.v(8):接近“=”:语法错误,意外“=”

**错误:C:/Modeltech_pe_edu_10.4a/examples/air.v(8):(vlog-13205)在“ON”之后的范围内发现语法错误。有没有丢失的 “::”

空气。v(8)是这个吗


部分。我无法找出我的代码出了什么问题。

如果定义了多个参数值,则应使用逗号分隔它们:

parameter OFF = 1'd0,
          ON = 1'd1;

如果定义了多个参数值,则应使用逗号分隔:

parameter OFF = 1'd0,
          ON = 1'd1;

你能试试这个吗<代码>参数关闭=1'd0;参数ON=1'd1参数关闭=1'd0;参数ON=1'd1