Verilog Xilinx EOF错误

我正在尝试从OpenCores.Org网站合成一个IP核心，该网站使用verilog语言编写，即AmberCPU。这个项目只是ARM指令集架构版本的一个实现。然而，当我逐渐地将源文件添加到我的项目树中并检查是否有问题时，在某个特定头文件的某个点上，我会出现错误。错误内容如下：“应为'EOF'，找到'localparam'”，文件的开头如下所示

// e.g. 24 for 32MBytes, 26 for 128MBytes
localparam MAIN_MSB             = 26; 

// e.g. 13 for 4k words
localparam BOOT_MSB             = 13;  

该文件未包含在“自动包含”中，也未定义为“全局标头”

---

所以我的问题是如何解决这个问题。这与Xilinx ISE的某种设置有关，我还没有意识到，还是与字符编码有关？

并且

localparam

存在于

模块之外？这似乎不对……这个文件本身并不是一个verilog文件，只是一个头文件。因此，根据我以前的经验，没有必要定义模块。但我可能错了。显然，在SystemVerilog中，除了
模块
之外，您还可以在其他上下文中使用
localparam
。看见至于如何解决你的问题，我不确定。也许您应该联系头文件的原始开发人员？除非我有误解，否则从上下文来看，这些源文件似乎是从其他项目获得的。也可能是您的xilinx编译器版本不支持system verilog子集。您可能需要升级。
localparam
存在于
模块的外部
？这似乎不对……这个文件本身并不是一个verilog文件，只是一个头文件。因此，根据我以前的经验，没有必要定义模块。但我可能错了。显然，在SystemVerilog中，除了
模块
之外，您还可以在其他上下文中使用
localparam
。看见至于如何解决你的问题，我不确定。也许您应该联系头文件的原始开发人员？除非我有误解，否则从上下文来看，这些源文件似乎是从其他项目获得的。也可能是您的xilinx编译器版本不支持system verilog子集。您可能需要升级。