Verilog timescale是预处理器指令吗?
所有以字符Verilog timescale是预处理器指令吗?,verilog,Verilog,所有以字符`开头的Verilog代码行似乎都是预处理器指令。然而,`timescale可能是个奇怪的例子 `timescale是预处理器指令吗?如果是,用什么替换它 在Verilog中,反勾号表示编译器指令。在编译Verilog源代码时会对其进行评估`timescale为源代码中跟随它的模块设置时间单位和时间精度 `timescale不像`define那样进行文本宏替换 有关更多详细信息,请参考IEEE标准(例如1800-2009)
`
开头的Verilog代码行似乎都是预处理器指令。然而,`timescale
可能是个奇怪的例子
`timescale
是预处理器指令吗?如果是,用什么替换它 在Verilog中,反勾号表示编译器指令。在编译Verilog源代码时会对其进行评估`timescale
为源代码中跟随它的模块设置时间单位和时间精度
`timescale
不像`define
那样进行文本宏替换
有关更多详细信息,请参考IEEE标准(例如1800-2009)