VHDL执行顺序？
在下面的代码中，我有行VHDL执行顺序？,vhdl,Vhdl,在下面的代码中，我有行row\u countrow\u count是一个信号（因为“row\u count是一个信号而可见（因为”而可见），而不是使用一个变量，它更好（特别是在使用VHDL启动时），具有组合的行计数\u next信号，该信号等于行计数+1；。变量往往会导致顺序编码思维，而HDL则不是这样！将组合信号隐藏在变量中只会使以后更难发现计时错误。这个问题表明两个运算符之间的差异与使用变量相比，它更好（尤其是在开始使用VHDL时），具有组合的行计数\u next信号，该信号等于行计数+1；
row\u countrow\u count是一个信号（因为“row\u count是一个信号而可见（因为”而可见），而不是使用一个变量，它更好（特别是在使用VHDL启动时），具有组合的行计数\u next
信号，该信号等于行计数+1；
。变量往往会导致顺序编码思维，而HDL则不是这样！将组合信号隐藏在变量中只会使以后更难发现计时错误。这个问题表明两个运算符之间的差异与使用变量相比，它更好（尤其是在开始使用VHDL时），具有组合的行计数\u next
信号，该信号等于行计数+1；
。变量往往会导致顺序编码思维，而HDL则不是这样！在变量中隐藏组合信号只会使以后更难发现计时错误。这个问题表明了这两个运算符之间的差异
if col = "10000000" then
-- Left rotate row
row <= row(6 downto 0) & row(7);
-- increment row count
row_count <= row_count + 1;
-- get column mask from current position in array
col_mask <= display(conv_integer(row_count));
end if;