VHDL st_逻辑_向量

VHDL st_逻辑_向量,vhdl,Vhdl,信号测试:标准逻辑向量(135向下至0):=x“FC255346D1B5ED025D57B49D1B44D584A1” 此信号对应于控制台上的“Hello World”。它不是十六进制,显然不是二进制。它是什么?我试图写一些不同的东西。好吧,它以X“…”开头,所以它显然是十六进制的 这不是问题,也不是它代表什么?这显然是“你好,世界”,但它如何代表它 找出它和控制台之间的区别。 如果只是一个移位寄存器,请找出哪一端先出来。写出前16位左右,或者画波形,记住控制台的接口是UART,它需要起始位、7

信号测试:标准逻辑向量(135向下至0):=x“FC255346D1B5ED025D57B49D1B44D584A1”

此信号对应于控制台上的“Hello World”。它不是十六进制,显然不是二进制。它是什么?我试图写一些不同的东西。

好吧,它以X“…”开头,所以它显然是十六进制的

这不是问题,也不是它代表什么?这显然是“你好,世界”,但它如何代表它

找出它和控制台之间的区别。 如果只是一个移位寄存器,请找出哪一端先出来。写出前16位左右,或者画波形,记住控制台的接口是UART,它需要起始位、7位或8位数据,可能是奇偶校验位、停止位

检查这些文件,找出Ascii“H”的埋藏位置,并对规范的其余部分进行反向工程

然后,您将知道如何替换另一条消息

如果你用std_逻辑_向量中的其他格式化位填充实际数据,你可以用一个简单的移位寄存器替换UART的传输部分-这是一个巧妙的方法,将复杂度从实际硬件转移到其他东西上——Python脚本或简单的VHDL profram——获取一个字符串并将其转换为这种格式——我猜这里发生了什么


您可以查看项目的其余部分,看看是否可以找到python脚本或程序…

常量是用十六进制编写的,但我也不明白字符串是如何编码的。常量有17个字节,但“Hello World”只有11个字节……您是否尝试交换一些字节,看看有什么变化?这些年来,您往往会积累一组奇妙的小工具。作为UART串行数据,为元部件编写一个模板,并通过时钟改变内容如何?这将是一个非常简单的核心,占用很少的空间。
FC255346D1B5ED025D57B49D1B44D584A1 is in binary:
111111000010010101010011010001101101000110110...
111111: UART is in high level (no transmission)
      0: start bit
       00010010: This is 'H' in ASCII binary (LSB first)
               1: End of character
                010100110: This is 'e' in ASCII binary (LSB first)
etc...