为什么要在VHDL中的语句之前添加名称?
是否需要为流程命名?为什么要设置名称?否。不需要设置名称。它是可选的。但是,有时为为什么要在VHDL中的语句之前添加名称?,vhdl,Vhdl,是否需要为流程命名?为什么要设置名称?否。不需要设置名称。它是可选的。但是,有时为进程(或其他语句)指定一个名称是很有用的,例如,为了使代码更易于阅读。如果进程的屏幕长度大于1,请在结束进程fsm1时重复该名称使导航更容易。所有语句都可以标记。有一些语句需要标签块语句、生成语句和组件实例化语句,以允许绑定(将设计实体和(可选)体系结构与组件实例相关联,可以在显式或默认绑定指示中指定绑定)。在精化过程中,所有未标记的并发语句都被隐式标记。标签也用于外部名称中的路径名。当无法使用行号时,标记多个进程
进程
(或其他语句)指定一个名称是很有用的,例如,为了使代码更易于阅读。如果进程的屏幕长度大于1,请在结束进程fsm1时重复该名称代码>使导航更容易。所有语句都可以标记。有一些语句需要标签块语句、生成语句和组件实例化语句,以允许绑定(将设计实体和(可选)体系结构与组件实例相关联,可以在显式或默认绑定指示中指定绑定)。在精化过程中,所有未标记的并发语句都被隐式标记。标签也用于外部名称中的路径名。当无法使用行号时,标记多个进程有助于区分它们。
ARCHITECTURE synthesis1 OF vending IS
TYPE statetype IS (Idle, Opt1, Opt2, Error);
SIGNAL currentstate, nextstate : statetype;
BEGIN
fsm1: PROCESS( buttons, currentstate ) -- Is necessary to give the PROCESS bl a name?
BEGIN
-- Process the input
END PROCESS;
END synthesis1;