Vhdl 在Xilinx ISE用户约束文件中指定触发器的保持时间

我已经用VHDL编写了一个简单的D型触发器，并正在Xilinx ISE中对其进行综合。我希望指定设置和保持时间。在我的用户约束文件中，我放置了以下行：

TIMEGRP D OFFSET=时钟上升前10纳秒有效的10纳秒内

我认为这要求输入D在上升时钟边缘前最大10ns变为有效，并且必须在最大10ns内保持不变，这是对的吗？那么在这种情况下，设置时间是10ns，保持时间是0ns

---

谢谢。

为什么要更改设置和等待时间？它们已经由Xilinx实现，并且取决于所选择的硬件。@Paebbels那么UCF中输入约束的目的是什么？它用于IC之外的未知世界。例如，SRAM芯片。如果指定该芯片的设置和保持时间，STA可以检查是否满足从芯片到芯片的所有计时。否则，它只能检查FPGA内部的时序。