Vhdl 如何在Quartus中的RTL查看器中显示变量？

如何在Quartus中的RTL查看器中描述变量。我打开RTL查看器，它不显示变量的任何寄存器

例如：

variable op_code   : std_logic_vector(7 downto 0);

RTL查看器不会在RTL查看器中显示操作单元代码的原因是什么？我正在使用VHDL

编辑：

---

它被优化了吗？如果操作码的元素用于其他事情，它们可能已经被包含到其他逻辑中，并且不再以自身的方式可见

另一个想法-如果您没有描述寄存器的行为，对于变量，通常归结为在时钟过程中写入之前读取它，那么将不会创建任何寄存器。这只是过程中的组合逻辑，很可能与其他东西结合在一起。也许你可以发布你的整个过程，或者更多一点——这样我们可能会提供更多帮助

op_code(7 downto 0) <=instr_reg(31 downto 24);

if ( op_code = ADD or op_code = MYSUB) then <br>
    C_addr <= instr_reg(14 downto 10); <br>
end if;             

CASE op_code(7 downto 0) IS
    --some case statments
END CASE;