vivado块设计器在修改verilog或vhdl RTL文件后未更新块设计中的RTL接口
我敢发誓vivado有一个bug，在它用“添加模块”粘贴到“块设计”中之后，它从不刷新对RTL文件、verilog或vhdl所做的任何接口更改 让Vivado block designer看到对导入到“块设计”中的verilog或vhdl文件的接口所做的文件更改的秘密是什么 然后你试图通过从块设计中删除“rtl模块”来强制它，但不知何故它仍然被缓存并且看不到它，所以你最终破坏了你的项目并重新设置它，因为vivado就是这样的POS工具 所以我的问题是，软件中的秘密重置按钮在哪里，可以让它在“块设计”中看到rtl接口的更改，而不会抹去vivado项目并重新开始vivado块设计器在修改verilog或vhdl RTL文件后未更新块设计中的RTL接口,vhdl,verilog,fpga,xilinx,vivado,Vhdl,Verilog,Fpga,Xilinx,Vivado,我敢发誓vivado有一个bug，在它用“添加模块”粘贴到“块设计”中之后，它从不刷新对RTL文件、verilog或vhdl所做的任何接口更改 让Vivado block designer看到对导入到“块设计”中的verilog或vhdl文件的接口所做的文件更改的秘密是什么 然后你试图通过从块设计中删除“rtl模块”来强制它，但不知何故它仍然被缓存并且看不到它，所以你最终破坏了你的项目并重新设置它，因为vivado就是这样的POS工具 所以我的问题是，软件中的秘密重置按钮在哪里，可以让它在“块设
您需要选择的是某个工具命令或菜单项吗？如果不仔细检查您的所有设置，我看不出有什么问题，所以我只能提出建议。（是的，我每天都使用Vivado） 我没有看到你所描述的。事实上，只要我保存一个文件，Vivado就会发现有变化，并告诉我一切都过时了。然后它要我重新运行所有的合成、P&R等 检查您的设置：
在“设置”、“工具设置”、“源代码”中，有一个勾选框，用于“将源文件复制到项目”和“从子目录添加源”，这些选项应处于禁用状态 我必须承认，Vivado很少会感到“困惑”，这是在一个窗口中打开一个源文件。如果文件已更改且存在语法错误，则会在屏幕上显示旧文件并重新使用（正确的）旧文件。关闭窗口通常会有所帮助 作为最后手段，您可以清理Vivado的工作空间。保留项目（xpr）文件！，波形和约束文件，但删除所有目录。你将失去所有的IP，所有的合成都必须重新运行。但我很少这样做。
如果你有一个SDK项目，不要这样做，因为你的源文件也在那里的子目录中
但作为一名优秀的程序员，您当然会备份这些内容….以在IP integrator中更新RTL后刷新RTL： 在IP Integrator中选择RTL块，右键单击它并选择“刷新模块”
我想我在全局项目设置中看到了一个选项，可以让您在“使用”“原始”或“复制”之间进行选择。（很抱歉这么含糊！）如果您选中“将源文件复制到项目”，即使您在Vivado一侧编辑Verilog文件（Vivado的文件副本），它也不会更新，即使您右键单击并转到“更新模块”。所以，导入时最好不要选中“将源文件复制到项目中”？