如何修复错误（10170）：Verilog HDL语法错误位于<；文件名>；近文本“；（“期待”；

我试图在Quartus II中实例化NiosII内核，并获得以下编译错误消息：

Error (10170): Verilog HDL syntax error at myNiosII_inst.v(1) near text "(";  expecting ";"

我在Qsys的Quartus II项目中添加了

myNiosII.qip

和

myNiosII inst.v

文件

该错误与文件

myNiosII_inst.v

有关：

myNiosII u0 (
    .clk_clk         (<connected-to-clk_clk>),         //      clk.clk
    .reset_reset_n   (<connected-to-reset_reset_n>),   //    reset.reset_n
    .switches_export (<connected-to-switches_export>), // switches.export
    .leds_export     (<connected-to-leds_export>)      //     leds.export
);

---

myNiosII_inst.v是一个实例化模板-一个如何使用myNiosII的示例-而不是源文件本身。您应该将其从项目源文件列表中删除

myNiosII u0 (
    .clk_clk         (CLOCK_50),         //      clk.clk
    .reset_reset_n   (KEY[0]),   //    reset.reset_n
    .switches_export (SW), // switches.export
    .leds_export     ({LEDR,LEDG})      //     leds.export
);