C/VHDL-有没有生成.bit文件的方法

我有一个FPGA，我希望能够从C程序配置，而不必使用Xilinx ISE设计工具。是否有一种方法可以从以前创建的一组VHDL模块生成.bit文件

例如：

实体1有一个输入a和一个输出b

---

我希望能够使用C将I/O连接到不同的实体，然后生成.bit文件并将其上载到FPGA。

这是一个有趣的问题，但我不确定堆栈溢出是否适合它。我没有投票赞成结束这个问题，因为我在这里不确定，但问题结束的标准原因之一是要求一个库或工具来完成这个问题听起来像是在做的任务。你必须运行合成器XST或其他东西，并使用Xilinx后端P&R工具来获得比特流。ISE只是一套命令行工具的包装器，可以直接从另一个程序调用。这在ISE的前辈中更为常见，但仍然有效。Vivado已经改变了在集成Tcl引擎中运行的方式，但我相信在没有GUI的情况下，您仍然可以控制合成。啊，太好了，我可以用C解析VHDL，并通过系统调用运行合成器。发现这一点：你想要的是不现实的。例如，如何确保.bit通过计时？我认为您应该看看部分重新配置，它允许您在设计中重新加载一些模块，尽管每个可选模块都必须事先进行合成。您也可能对这些模块感兴趣。