Memory 并行性：给人以大、便宜、快的错觉的存储系统

我的教授在课堂上提到，有两种方法可以创建一个记忆系统，让人产生一种大、便宜、快的错觉

第一个是内存层次结构 第二个是并行性

---

我想知道平行性是如何在制造这种错觉中发挥作用的

不知道你教授的确切意思。每个核心都可以有自己的快速私有缓存，为您提供更快速的缓存。或者（例如，超线程）可以隐藏缓存未命中延迟，从而提高吞吐量，但无助于提高单线程性能。其他CPU（如UltraSPARC Niagara）是围绕SMT设计的，以隐藏缓存未命中延迟，而不必担心单线程性能）。这两种说法是否符合你教授所说的内容？“我不会这么说的。”彼得科德斯我怀疑教授指的是使用并行性来掩盖延迟。Tera多线程体系结构是这种延迟隐藏的一个极端例子，每个处理器有128个线程/指令流。Tera MTA不使用缓存，而是直接访问内存。并行隐藏延迟的思想很简单，即在等待一个操作完成时，可以执行其他操作（这适用于指令级、操作级（例如，以小于全宽的宽度执行的向量操作）和线程级）。