Syntax NAND和NOT运算符
我想在Verilog HDL中将以下内容转换为Syntax NAND和NOT运算符,syntax,verilog,Syntax,Verilog,我想在Verilog HDL中将以下内容转换为NAND和NOT门 A & B | C 我在Verilog中尝试了以下操作: A &~ B &~ ~C 但是,我在~C中的标记~处遇到语法错误。您可以这样做: ~(~(A&B) & ~C)
NAND
和NOT
门
A & B | C
我在Verilog中尝试了以下操作:
A &~ B &~ ~C
但是,我在
~C
中的标记~
处遇到语法错误。您可以这样做:
~(~(A&B) & ~C)