System verilog 如何将单个系统Verilog接口分配给接口阵列_System Verilog

System verilog 如何将单个系统Verilog接口分配给接口阵列

system-verilog

System verilog 如何将单个系统Verilog接口分配给接口阵列,system-verilog,System Verilog,我正在构建一个AXI仲裁器（AxixC），它有主端口和从端口，它们是AXI接口的阵列。然后我在myModule中实例化它，它有一个寄存器接口，这是我用AXI信号定义的接口。我的问题是，我得到了一个编译器错误，因为regIf是单个接口，而AXI仲裁器上的mPort是一个大小为[0:0]的接口数组。有没有办法将单个接口强制转换为数组？另一种方法很好用…也就是说。sPort是一个数组，我可以指定要连接到子模块的元素 module myModule ( myAxiIfType.slave regIf

我正在构建一个AXI仲裁器（AxixC），它有主端口和从端口，它们是AXI接口的阵列。然后我在myModule中实例化它，它有一个寄存器接口，这是我用AXI信号定义的接口。我的问题是，我得到了一个编译器错误，因为regIf是单个接口，而AXI仲裁器上的mPort是一个大小为[0:0]的接口数组。有没有办法将单个接口强制转换为数组？另一种方法很好用…也就是说。sPort是一个数组，我可以指定要连接到子模块的元素

module myModule
(
  myAxiIfType.slave regIf  // registers
);

myAxiIfType regIxcSPort [0:3];

axiIxc #(1,4)  // MPort Quantity, SPort Quantity
  regAxiIxcInst (
    .mPort(regIf),
    .sPort(regIxcSPort)
  );

不，接口不是所有东西的最佳构造

您是否可以创建一个包含端口阵列的单一接口，而不是接口阵列？