System verilog 我刚开始在System Verilog中使用Emacs 24.3.1，我想修复一些默认行为_System Verilog_Emacs24

System verilog 我刚开始在System Verilog中使用Emacs 24.3.1，我想修复一些默认行为

system-verilog

System verilog 我刚开始在System Verilog中使用Emacs 24.3.1，我想修复一些默认行为,system-verilog,emacs24,System Verilog,Emacs24,具体来说，我希望保留语法格式，但关闭分号后的自动缩进和自动换行。非常感谢您的帮助。您可以在emacs配置文件中添加以下行（通常是主目录中的.emacs或.emacs.el或.emacs.d/init.el）请注意，只需删除“；”映射即可实现这两个目标。但如果您发现在“；”上自动缩进很有用，但没有换行符，您可以将verilog自动换行符设置为nil ;; do not add newline on semicolon (setq verilog-auto-newline nil) ;; remo

具体来说，我希望保留语法格式，但关闭分号后的自动缩进和自动换行。非常感谢您的帮助。

您可以在emacs配置文件中添加以下行（通常是主目录中的.emacs或.emacs.el或.emacs.d/init.el）

请注意，只需删除“；”映射即可实现这两个目标。但如果您发现在“；”上自动缩进很有用，但没有换行符，您可以将verilog自动换行符设置为nil

;; do not add newline on semicolon
(setq verilog-auto-newline nil)
;; remove ";" mapping so that there are no electric effects
(add-hook 'verilog-mode-hook
  (lambda ()
    (define-key verilog-mode-map ";" nil)))

如果您不想编辑

.emacs

文件，可以执行

M-x自定义组verilog mode indent

，您将获得一个交互式菜单，其中显示所有选项并允许您进行配置