Fatal编程技术网
  • verilog/
  • Verilog Testbench文件中的语法错误

Verilog Testbench文件中的语法错误

verilog

Verilog Testbench文件中的语法错误,verilog,Verilog,我正在尝试为Modelsim（verilog）中的时序电路创建一个测试台文件。但是我得到了以下语法错误 **错误：（vlog-13069）/Assignment_2x2_tb.v（6）：接近“initial”：语法错误，意外的首字母，应为“；”或",", 这是我的密码 module seq_circuit1_tb; reg x,clk; wire q; seq_circuit1 seqct(x, clk, Q0, Q1) //Module to generate clock with perio

我正在尝试为Modelsim（verilog）中的时序电路创建一个测试台文件。但是我得到了以下语法错误

**错误：（vlog-13069）/Assignment_2x2_tb.v（6）：接近“initial”：语法错误，意外的首字母，应为“；”或",",

这是我的密码

module seq_circuit1_tb;
reg x,clk;
wire q;
seq_circuit1 seqct(x, clk, Q0, Q1)
//Module to generate clock with period 10 time units
initial begin
  forever begin
  clk=0;
  #10
  clk=1;
  #10
  clk=0;
  end
end
initial begin
  x=0;
  #50
  x=0;
  #50
  x=1;
  #50
  x=1;
  #50
end
endmodule
有人能告诉我为什么会出现这个错误吗。

您需要在线路1 seqct（x，clk，Q0，Q1）后面加一个分号（
；
）

初始块不能以延迟结束。你需要在最后50分钟后有一些陈述，如下所示

initial begin
  x=0;
  #50
  x=0;
  #50
  x=1;
  #50
  x=1;
  #50 $finish;
end
endmodule
或

在“结束”附近获取新错误
：语法错误，意外结束。
在
endmodule
之前的第24行
在
结束之前的第50行
似乎无效。也许您应该添加
$finish
或
end
前面的内容每个语句必须以分号结尾<代码>#50也是可以接受的。

initial begin
  x=0;
  #50
  x=0;
  #50
  x=1;
  #50
  x=1;
  // last #50 removed
end
endmodule