在Verilog设计中添加SMT/hyperreading？_Verilog_System Verilog

在Verilog设计中添加SMT/hyperreading？

verilog system-verilog

在Verilog设计中添加SMT/hyperreading？,verilog,system-verilog,Verilog,System Verilog,我想知道它是如何被添加到Verilog HDL设计中的SMT/Hyperreading的计划设计（类似）：我想知道，是否有任何特殊的语法来添加SMT函数，如果有，在哪里到目前为止，我还没有尝试过任何东西，因为我不知道从哪里开始，谷歌也帮不上忙谢谢您不仅仅是在添加超线程“函数”。cpu的设计方式允许在多个/独立的执行单元上同时执行多条指令。通常这意味着流水线设计，而单周期处理器则不是这样对于像单周期这样简单的处理器，实例化多个CPU（SMP）并设计一种共享资源（内存、外围设备等）的方

我想知道它是如何被添加到Verilog HDL设计中的SMT/Hyperreading的

计划设计（类似）：

我想知道，是否有任何特殊的语法来添加SMT函数，如果有，在哪里

到目前为止，我还没有尝试过任何东西，因为我不知道从哪里开始，谷歌也帮不上忙

谢谢

您不仅仅是在添加超线程“函数”。cpu的设计方式允许在多个/独立的执行单元上同时执行多条指令。通常这意味着流水线设计，而单周期处理器则不是这样

对于像单周期这样简单的处理器，实例化多个CPU（SMP）并设计一种共享资源（内存、外围设备等）的方法更容易。

谢谢，但关于单周期CPU，当我需要更多copmlex CPU的功能时，如何在多个独立执行单元上共享多条指令？有什么高层次的概述让我能更好地想象吗？你需要管道。被许多要执行的指令填满的东西，然后选择哪个执行单元可以自由执行指令的某些阶段，然后将特定指令的阶段安排到这些自由单元，这样您就可以同时执行多条指令。在标量cpu上，不能在一个周期内完成所有这些工作。维基百科概述了英特尔的做法：Ok。我现在明白了。你能在verilog中链接任何示例设计吗，这样我就可以看到它是如何完成的了？