Fatal编程技术网
  • verilog/
  • 具有同步复位的递增计数器的系统Verilog代码，计数到15，然后再次设置为零

具有同步复位的递增计数器的系统Verilog代码，计数到15，然后再次设置为零

verilog system-verilog

具有同步复位的递增计数器的系统Verilog代码，计数到15，然后再次设置为零,verilog,system-verilog,Verilog,System Verilog,根据系统Verilog指南，该逻辑正确吗 always_ff (posedge CLK) begin If (!rst) count <= 4'b0000; Else Count<= count+1'b1; End assign count=4'b1111 ? 4'b0000 :count; 始终\u ff（posedge时钟） 开始 如果（！rst） 计数以下是我将如何做到这一点。您可以免费获得包裹行为 logic [3:0] count; alw

根据系统Verilog指南，该逻辑正确吗

always_ff (posedge CLK)

 begin 

  If (!rst)

    count <= 4'b0000;

Else

Count<= count+1'b1;

End

assign count=4'b1111 ? 4'b0000 :count;

始终\u ff（posedge时钟）
开始
如果（！rst）

计数以下是我将如何做到这一点。您可以免费获得包裹行为


logic [3:0] count;

always_ff (posedge clk) begin 
  if (!rst)
    count <= 4'b0000;
  else
    count <= count+1'b1;
end



逻辑[3:0]计数；
始终\u ff（posedge clk）开始
如果（！rst）

上面的代码充满了错误。你为什么不看看www，在Verilog中搜索一个同步计数器的例子。你甚至试过编译它吗？这段代码中唯一与系统Verilog相关的是
始终\u ff
。其余的都是普通的东西。正如在前面的评论中提到的，它包括语法和逻辑错误，而不是其他错误。