Verilog 如何检查信号驱动强度？
我们如何检查导线上的信号驱动强度？可能吗？ 通常，我们只能使用条件检查Verilog 如何检查信号驱动强度？,verilog,system-verilog,Verilog,System Verilog,我们如何检查导线上的信号驱动强度？可能吗？ 通常，我们只能使用条件检查=或三重等于=来检查导线的逻辑值1或0。 但是它并没有告诉我们力量，例如，拉，强或弱等 那么有没有办法检查驱动力？例如，它将被用于如下内容： wire a; //... your a assignment initial begin //... if (a && is_weak1(a)) $display("a is weak 1"); end 驱动力使用特殊的%v字符显示 $display("a is %v
==10拉强弱wire a;
//... your a assignment
initial begin
//...
if (a && is_weak1(a)) $display("a is weak 1");
end
驱动力使用特殊的
%v$display("a is %v" a);
%vStrength Value %v
supply 7 Su
strong 6 St
pull 5 Pu
large 4 La
weak 3 We
medium 2 Me
small 1 Sm
highz 0 HiZ
string str;
initial begin
//...
str = $sformatf("%v", my_net);
if (a && (str == "We1")) $display("a is weak 1");
str = $sformatf("%v", my_net);
if (str == "We1") $display("a is weak 1");
正如所指出的，
$psprintf$sformafif$psprintf$psprintf$displayif（a&&a1的“We1”中进行了编码（a&&$psprintf$sformaf