Vhdl FPGA用烤饼？
是否有人在相当大的FPGA项目中使用了“”作为“”的替代品？ 它是否已经用完了，或者VHDL或Verilog语言还需要进行一些黑客攻击？那么与Modelsim/ISE/Vivado/Quartus的集成又如何呢？Vhdl FPGA用烤饼？,vhdl,verilog,scons,fpga,modelsim,Vhdl,Verilog,Scons,Fpga,Modelsim,是否有人在相当大的FPGA项目中使用了“”作为“”的替代品？ 它是否已经用完了，或者VHDL或Verilog语言还需要进行一些黑客攻击？那么与Modelsim/ISE/Vivado/Quartus的集成又如何呢？ 或者我应该坚持使用makefiles一段时间吗？是的，我在一个超过十亿门的CPU项目中使用了SCons。没有对任何目标的内置支持，因此您必须创建自己的自定义构建器。如果下次我到了那个岔口，我不确定我会走那条路。我喜欢用python编写代码，并且能够使用自定义继承机制为不同的DUT配置构
或者我应该坚持使用makefiles一段时间吗？是的，我在一个超过十亿门的CPU项目中使用了SCons。没有对任何目标的内置支持，因此您必须创建自己的自定义构建器。如果下次我到了那个岔口，我不确定我会走那条路。我喜欢用python编写代码，并且能够使用自定义继承机制为不同的DUT配置构建不同的版本变体，但是我必须围绕SCON编写很多代码。如果我不得不再次这样做，我可能干脆放弃使用SCons引擎，而是自己使用
子流程