Vhdl 关于XST比特流生成的问题
我有一个非常简单的VHDL模块，由几行代码组成。问题是，当我生成比特流时，我就结束了 一个巨大的比特流。我想这是因为XST添加了很多额外的信息，所以比特流 可以在FPGA上独立运行 然而，出于我的目的，如果只看到模块的比特流大小，而不需要任何额外的比特和片段，那将是很有趣的，仅仅是Vanialll模块。Xilinx ISE 12.1中是否有允许我这样做的选项 非常感谢,，Vhdl 关于XST比特流生成的问题,vhdl,xilinx,Vhdl,Xilinx,我有一个非常简单的VHDL模块，由几行代码组成。问题是，当我生成比特流时，我就结束了 一个巨大的比特流。我想这是因为XST添加了很多额外的信息，所以比特流 可以在FPGA上独立运行 然而，出于我的目的，如果只看到模块的比特流大小，而不需要任何额外的比特和片段，那将是很有趣的，仅仅是Vanialll模块。Xilinx ISE 12.1中是否有允许我这样做的选项 非常感谢,， Richi无论您的实际设计利用率如何，比特流都包含您要瞄准的设备的每个可配置资源的信息。当您对FPGA进行编程时，位文件会被
Richi无论您的实际设计利用率如何，比特流都包含您要瞄准的设备的每个可配置资源的信息。当您对FPGA进行编程时，位文件会被计时到设备中，从而配置您未使用的部件以及您正在使用的部件。因此，位文件的大小完全由目标设备决定
如果您想查看模块正在使用的资源的明细，请查看map生成的.mrp文件中的第14节-按层次结构的利用率。位流包含目标设备的每个可配置资源的信息，无论您的实际设计利用率如何。当您对FPGA进行编程时，位文件会被计时到设备中，从而配置您未使用的部件以及您正在使用的部件。因此，位文件的大小完全由目标设备决定
如果您想查看模块正在使用的资源的详细信息，请查看map生成的.mrp文件中的第14节-按层次结构的利用率。正如Chiggs所说，针对每个目标设备，比特流的大小始终相同。通过打开fpga_编辑器，保存空NCD文件并转换为比特流，您可以看到这一点。。。还是一样大！或者，换句话说，每个配置内存单元在配置时必须设置为0或1 但是，事实上，你可以按你的要求去做。这被称为动态重新配置，为此，工具将生成位流片段，这些片段一起构成整个位流。首先，您使用常规比特流配置设备，然后您可以在其余FPGA正常运行时动态地重新配置其上的比特流片段！整洁，不是吗
不管怎样，这是你要求的，但我不确定那是你想要的。。。你想达到什么目的？正如Chiggs所说，对于你瞄准的每个设备，比特流的大小总是相同的。通过打开fpga_编辑器，保存空NCD文件并转换为比特流，您可以看到这一点。。。还是一样大！或者，换句话说，每个配置内存单元在配置时必须设置为0或1 但是，事实上，你可以按你的要求去做。这被称为动态重新配置，为此，工具将生成位流片段，这些片段一起构成整个位流。首先，您使用常规比特流配置设备，然后您可以在其余FPGA正常运行时动态地重新配置其上的比特流片段！整洁，不是吗
不管怎样，这是你要求的，但我不确定那是你想要的。。。你想达到什么目的？很抱歉插嘴讨论，但我不认为250KB在任何方面都是巨大的比特流！我使用一个3500逻辑片的非常小的FPGA，它给我一个3MB的比特流。这里有一件重要的事情要考虑。如果您试图初始化任何RAM，那么比特流将携带额外的位，这些位是FPGA中BRAM块的初始化位。这只会给比特流增加额外的内存。但平均而言，是整个FPGA矩阵使用存储在存储位文件的片外/片上闪存中的位进行写入，因此不应在每次运行时进行更改。很抱歉打断讨论，但我不认为250KB在任何方面都是一个巨大的位流！我使用一个3500逻辑片的非常小的FPGA，它给我一个3MB的比特流。这里有一件重要的事情要考虑。如果您试图初始化任何RAM，那么比特流将携带额外的位，这些位是FPGA中BRAM块的初始化位。这只会给比特流增加额外的内存。但平均而言，整个FPGA矩阵都是用存储在存储位文件的片外/片上闪存中的位写入的，因此，它不应该在不同的运行中改变。较新版本的PlanAhead 12.x也有很好的分层视图，用于查看已实现模块的设备利用率。较新版本的PlanAhead 12.x也有很好的分层视图，用于查看已实现模块的设备利用率。您好，是的，这正是我想要达到的。然而，Planahead生成部分比特流的过程对我来说有点长。我有很多不同的硬件扩展，我想
一个交换，它希望有一个粗略的估计，有多大的比特流将不去Planahead路线。那么，有没有其他方法可以快速估计比特流的大小？我读到的一些压缩信息会给我一个很好的提示。你觉得这个方法怎么样？似乎不太接近。。。部分比特流为50kB，而与独立设计完全相同的模块的压缩比特流为250kB。所以这绝对不是一个好的近似值，也许我可以使用1/5的比例因子作为一个非常粗略的估计…@Richi，我想每个人都会同意，部分/动态重新配置并不容易-您必须克服这些障碍，因为过程复杂且有缺陷。@Richi压缩结果将取决于它使用的算法，因此我不会说这是可靠的或一致的。我还是会选择部分比特流路由。@Richi，你还没有完全回答我的问题：你到底想要实现什么？嗨，Saar，是的，这正是我想要实现的。然而，Planahead生成部分比特流的过程对我来说有点长。我有很多不同的硬件扩展，我想交换它们，如果不使用Planahead路线，粗略估计一下比特流会有多大就好了。那么，有没有其他方法可以快速估计比特流的大小？我读到的一些压缩信息会给我一个很好的提示。你觉得这个方法怎么样？似乎不太接近。。。部分比特流为50kB，而与独立设计完全相同的模块的压缩比特流为250kB。所以这绝对不是一个好的近似值，也许我可以使用1/5的比例因子作为一个非常粗略的估计…@Richi，我想每个人都会同意，部分/动态重新配置并不容易-您必须克服这些障碍，因为过程复杂且有缺陷。@Richi压缩结果将取决于它使用的算法，因此我不会说这是可靠的或一致的。我仍然会选择部分比特流路由。@Richi，你仍然没有完全回答我的问题：你到底想实现什么？