Vhdl 硬件描述语言与通用语言在低层次上有何区别？

问题：

硬件语言（HDL）与Python、Java等通用语言有何不同。特别是，与VHDL和Verilog相比，导致通用语言在FPGA中次优的主要权衡是什么

---

上下文：

我是一名程序员，但肯定是在高抽象层次上工作，比如JavaScript、修补API等。我的低层次知识非常有限，但我在玩FPGA，有一些我无法用Google或Wiki解决的新手问题

考虑到我是新手，请不要对这篇文章投严厉的反对票。只要说出你对这个问题的建议，我会很高兴地修改的！：）

---

示例：

例如，为什么不是每个人都用Python或C#而不是Verilog或VHDL来编码FPGA和ASIC？我知道有一些Python库，但我读到它们在可行的用例中受到限制。如果有人能解释为什么HDL是必要的和有益的，以及为什么通用语言与这些场景相比不是最佳的，我将不胜感激

---

提前谢谢

这是一个广泛的自以为是的问题，但我认为有一个简短的答案。从某种意义上说，它们都是编程语言，即编译成一组机器指令并在主机（软件）上执行的文本描述。 但是HDL也是一种文本描述，它被编译成一组机器指令来构建另一台机器（硬件）

---

技术上，任何编程语言都可以用来描述硬件（以C++中的SystemC为例），Verilog和VHDL是专门开发的，用于最有效地建模和仿真硬件。p> 对于“机器指令”的非常广泛的定义。。。用这个术语来描述源自HDL的东西可能会产生不必要的误导。