Vhdl 从prom加载数据所需的时间

我正在研究FPGA的多重引导，我正在发送一系列命令，在中间我需要从PROM内存加载数据。我正在指定加载数据的地址。所以我的问题是PROM需要多少时钟周期才能将位文件从内存加载到FPGA结构

：这是链接，以防您需要更多信息

---

谢谢

在大多数FPGA中，从主机加载数据是一项耗时的任务，因为它以串行方式加载数据。这意味着内存的每一位都需要至少一个JTAG周期才能从主机传输到FPGA。我知道JTAG在某些高级Altera FPGA中的频率约为100MHz，因此，对于大型内存而言可能需要几秒钟才能加载所有内容。

这个问题似乎离题了，因为它属于on。